查詢結果分析
相關文獻
- 對稱式多重處理機的資料一致性
- A Synthetic Instruction Trace Generation
- CCL Java CPU Ⅲ的考慮及設計
- 精簡指令集電腦中快取記憶體及回填區段大小的研究
- Exploring the Design Space of Cache Memories, Bus Width, and Burst Transfer Memory Systems
- Instruction Reference Behavior and Optimal Instruction Cache Configuration
- 快取記憶體產生器的實作與驗證
- 磁碟機近似模式
- 利用蹤跡模擬法進行CPU架構效能評估
- Cache Memory快取記憶體
頁籤選單縮合
題名 | 對稱式多重處理機的資料一致性 |
---|---|
作 者 | 趙家強; | 書刊名 | 電腦與通訊 |
卷期 | 37 1995.03[民84.03] |
頁次 | 頁29-35 |
專輯 | 電腦系統技術專輯 |
分類號 | 448.595 |
關鍵詞 | 快取記憶體; 快取記憶體的資料一致性; 寫穿; 寫回; 記憶體匯流排控制器; Cache; Cache coherence; Write through; Write back; Memory bus controller; |
語文 | 中文(Chinese) |