頁籤選單縮合
| 題 名 | 利用蹤跡模擬法進行CPU架構效能評估 |
|---|---|
| 作 者 | 張思恩; 詹澄勝; 龐繼旺; | 書刊名 | 電腦與通訊 |
| 卷 期 | 35 1994.12[民83.12] |
| 頁 次 | 頁52-61 |
| 專 輯 | 個人數位助理PDA專輯.2 |
| 分類號 | 448.595 |
| 關鍵詞 | 蹤跡模擬法; 效能評估; 快取記憶體; CPU架構; Trace-driven simulation; Performance evaluation; Cache memory; CPU architecture; CPI; Clock cycles per instruction; MIPS; Million instructions per second; |
| 語 文 | 中文(Chinese) |