查詢結果分析
相關文獻
- CCL Java CPU Ⅲ的考慮及設計
- 電通所爪哇處理機的設計與製作
- A Synthetic Instruction Trace Generation
- CCL Java CPU Ⅲ的考慮及設計
- Java Card CPU設計
- 精簡指令集電腦中快取記憶體及回填區段大小的研究
- CCL Java Chip Ⅰ微架構設計
- Exploring the Design Space of Cache Memories, Bus Width, and Burst Transfer Memory Systems
- Instruction Reference Behavior and Optimal Instruction Cache Configuration
- CCL Java加速器設計
頁籤選單縮合
題 名 | CCL Java CPU Ⅲ的考慮及設計=Design of the CCL Java CPU Ⅲ |
---|---|
作 者 | 徐日明; 陳國華; 徐一平; | 書刊名 | 電腦與通訊 |
卷 期 | 87 2000.03[民89.03] |
頁 次 | 頁18-26 |
專 輯 | 網路運算技術及應用專輯 |
分類號 | 471.62 |
關鍵詞 | 爪哇中央處理機; 管線式處理機; 快取記憶體; 快取堆疊; 分頁管理; 語音運算; 高時脈低功率; Java CPU; Pipelined processor; Cache; Stack cache; Paging; Audio operation; High clock rate and low power; |
語 文 | 中文(Chinese) |
中文摘要 | Java CPU可以直接執行Java bytecode,比起其它以解釋方式執行,有更佳的執行效 能。除了發展成網路電腦和家用電腦外,還可以推廣至嵌入式控制器的應用領域中,例如微 控制器及消費性電子產品如PDA、多功能行動電話等等。 目前正在設計階段的CCL Java CPU III,承襲了之前兩年的成果,是一個具管線式執行 架構,高效能堆疊執行,和以指令折疊來增加效能的CPU,並且往加強效能、軟體支援、 及高時脈低功率等三方面發展。增強效能方面,主要是加入On-chip Cache。軟體支援方面, 包括加強快取堆疊處理、支援分頁管理、及支援語音運算。高時脈低功率方面,則去除原設 計中的半時脈驅動設計,以及應用各種省電技術。本文將介紹CCL Java CPU III新增特色的 設計考慮重點,並具體說明這些設計成果。 |
本系統中英文摘要資訊取自各篇刊載內容。