查詢結果分析
相關文獻
- 快取記憶體產生器的實作與驗證
- A Synthetic Instruction Trace Generation
- CCL Java CPU Ⅲ的考慮及設計
- 精簡指令集電腦中快取記憶體及回填區段大小的研究
- 以S參數建立SMT被動元件的CAD/CAE模式
- Exploring the Design Space of Cache Memories, Bus Width, and Burst Transfer Memory Systems
- Instruction Reference Behavior and Optimal Instruction Cache Configuration
- 磁碟機近似模式
- 利用蹤跡模擬法進行CPU架構效能評估
- Cache Memory快取記憶體
頁籤選單縮合
題名 | 快取記憶體產生器的實作與驗證 |
---|---|
作 者 | 吳坤城; 曾中英; 賴俊生; | 書刊名 | 電腦與通訊 |
卷期 | 42 1995.09[民84.09] |
頁次 | 頁71-79 |
專輯 | 積體電路邏輯及電路設計專題 |
分類號 | 448.595 |
關鍵詞 | 快取記憶體; 中央處器; 佈局產生器; 全客戶委託設計; 測試載具; Cache memory; Central processing unit; Layout generator; Full-custom design; Test key; |
語文 | 中文(Chinese) |