您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
指令檢索
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
電子月刊
14:10=159 2008.10[民97.10]
頁138-144
電機工程
>
電燈廠
相關文獻
系統晶片之測試
USTER新式HVI簡介
System-on-Chip及Mixed-Signal測試發展趨勢
高速測試模組與高速可修補分析於記憶體IC之應用
A Power Constrained Monitoring Scheme for SoC Testing
利用P1500標準克服SoC的測試挑戰
可測試設計技術
以嶄新之隨機存取掃描測試架構減少峰值功率,測試資料與時間
系統晶片測試之掃描鏈重序設計
IEEE 1500標準測試封套設計與驗證測試方法
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題 名
系統晶片之測試
作 者
吳明學
;
書刊名
電子月刊
卷 期
14:10=159 2008.10[民97.10]
頁 次
頁138-144
專 輯
電子測試專輯
分類號
448.57
關鍵詞
系統晶片測試
;
延遲錯誤
;
高速測試
;
記憶體自我測試
;
IEEE 1149.1
;
IEEE 1500
;
語 文
中文(Chinese)
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址