查詢結果分析
相關文獻
- A Power Constrained Monitoring Scheme for SoC Testing
- DVFS SoC設計與實現
- 為現代數位化系統提供動力
- 先期且精準估算智能視覺(Smart Vision)SoC的功耗
- Feeder Load Distribution Estimation and Its Effect on Switched Capacitor Scheduling
- 氣渦輪機使用液態空氣之進口空氣冷卻系統
- Analysis and Control for Wire-Edm Roughing-Stage Corner Cutting
- 乙烯及ABA抑制劑對大豆種間雜交授粉成功率之影響
- An Integrated Current Controller for Advanced Static Reactive Power Sources
- 整合式高功因電子式安定器之調光特性
頁籤選單縮合
題 名 | A Power Constrained Monitoring Scheme for SoC Testing=功率限制下系統晶片測試之監控系統 |
---|---|
作 者 | 黃宗柱; | 書刊名 | 中州學報 |
卷 期 | 18 2003.12[民92.12] |
頁 次 | 頁115-125 |
分類號 | 448.537 |
關鍵詞 | 系統晶片測試監測; 功率; SoC; |
語 文 | 英文(English) |
中文摘要 | 本篇論文提出一個新的分散式內建自我測試系統晶片適用之功率監控系統,以防止測試時尖峰功率所造成的損害。此系統使用低電壓內建電流感測器為每過期能量量測器,其優缺點將與傳統之溫度感測器作一比較。另外,本文也發展出用以整合時程與監控兩種方法的工具。由實驗結果指出:此一技術將提供了系統晶片同時測試時解決尖峰功率問題的可行辦法。 |
英文摘要 | In this paper, a power-constrained distributed BIST monitoring scheme is first proposed using built-in current sensor as energy-per-cycle detector. The pros and cons compared with the analogous approach using thermal sensors are also discussed. A managing tool to combine scheduling and monitoring for low-power SoC test is developed. From example results, our work provides a novel approach to solve the power issue for concurrent test. |
本系統中英文摘要資訊取自各篇刊載內容。