查詢結果分析
相關文獻
- Conduction Process and Threshold Voltage in Polycrystalline-Silicon Thin Film Transistors
- 晶粒大小對複晶矽電晶體之臨界電壓之影響
- 一種高品質非揮發性記憶體內複晶矽間氧化膜之形成法
- 複晶矽薄膜電晶體製程關鍵技術簡介
- Ultra Shallow P狇-n Junctions for VLSI Devices by Incorporating N[feaf]狇Implantation
- An Analytical Threshold Voltage Model for Short-Channel Intrinsic-Type Silicon-on-insulator(SOI) P-Channel Metal-Oxide-Silicon (PMOS)Devices Based on Partitioning of Holes
- 金屬與複晶矽接觸系統之氫(氧)被覆處理之研究
- 複晶矽薄膜電晶體技術之現狀與未來
- 次世代薄膜電晶體液晶顯示技術--低溫複晶矽薄膜電晶體
- 以室溫陽極氧化法成長高品質複晶矽上二氧化矽膜
頁籤選單縮合
題名 | Conduction Process and Threshold Voltage in Polycrystalline-Silicon Thin Film Transistors=複晶矽薄膜電晶體導電機制和臨界電壓之研究 |
---|---|
作者 | 李道聖; | 書刊名 | 崑山技術學院學報 |
卷期 | 1 1998.01[民87.01] |
頁次 | 頁23-25 |
分類號 | 448.552 |
關鍵詞 | 臨界電壓; 複晶矽; Threshold voltage; Polycrystalline-silicon; |
語文 | 英文(English) |
中文摘要 | 複晶矽薄膜電晶體之實驗臨界電壓有大幅漂浮現象,吾人建立一數值模型探討複 晶矽薄膜電晶體之導電機制,及研究其ⅠⅤ特性大幅漂浮之原因,吾人發現此漂浮為晶 體大小差異所造成。 |
英文摘要 | In this study, the key factors affecting the fluctuation of poly-Si TFTs are investigated. Grain size variation is identified to be of primary importance in the observed Ⅰ-Ⅴ fluctuation. Reducing the gate oxide thickness will not only improve the device performance, but also effectively reduce this fluctuation. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。