查詢結果分析
來源資料
相關文獻
- 時鐘樹合成流程
- 時鐘樹之標準延遲格式檔案產生器
- A Reliable Clock Tree Design Methodology for ASIC Designs
- Implementing Optimal Clock Schedule with Minimum Cost
- Clock Tree Optimization for the Tolerance of Process Variation
- Performance and Power Driven Non-Zero Skew Clock Tree Design Methodology
- 高速電氣驅動器:技術與機會
- 我國交流馬達驅動器發展的回顧與前瞻
- 應用隨機切換技術控制變頻器的無速度量測感應馬達驅動器
- A Multi-Variable Fuzzy Controller Design for an Optical Disk File Compound Actuator Servo
頁籤選單縮合
題 名 | 時鐘樹合成流程=Clock Tree Synthesis Flow |
---|---|
作 者 | 李佳燕; 林佑儒; 陳美麗; 黃世旭; 榮根喬; | 書刊名 | 電腦與通訊 |
卷 期 | 62 1997.09[民86.09] |
頁 次 | 頁28-31 |
專 輯 | 積體電路設計專輯 |
分類號 | 448.5 |
關鍵詞 | 時序差異; 時鐘樹; 時鐘樹合成流程; 標準細胞元件庫; 正反器; 驅動器; 實體佈局; Clock skew; Clock tree; Clock tree synthesis flow; Standard cell library; Flip-flop; Driver; Physical layout; |
語 文 | 中文(Chinese) |
中文摘要 | 為了將時序差異( Clock Skew )控制在某個時間範圍內, 建立時鐘樹的過程中 ,在邏輯合成與實體佈局間,必須經過多次的重複修正,才能達到目標。 為減少來回修正的次數,電通所設計自動化發展部,發展出一套以實體佈局為基礎的時鐘樹 合成流程( Clock Tree Synthesis Flow ), 並開發出一套依時鐘樹的輸出負載(例如正 反器的數目),就可提供時鐘樹架構的經驗法則,如此,邏輯設計工程師將可省略建立合適 的時鐘樹的工作。 |
本系統中英文摘要資訊取自各篇刊載內容。