您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
電子月刊
2:11=16 1996.11[民85.11]
頁49-53
相關文獻
障礙模擬技術
IC測試元件研製上的探討
IC測試元件研製上的探討
A Routing Algorithm for Sequential Circuit
VLSI測試工程簡介
測試圖樣產生技術
合成與測試
積體電路測試機
A Low-Voltage Built-In Current Sensor Based on the Bulk-Driven Technique for Deep Submicron CMOS ICs
靜態電流測試法(IDDQ Testing):一種新的積體電路測試方法
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題名
障礙模擬技術
作 者
吳文慶
;
書刊名
電子月刊
卷期
2:11=16 1996.11[民85.11]
頁次
頁49-53
專輯
積體電路測試專輯
分類號
448.532
關鍵詞
障礙模擬
;
積體電路測試
;
語文
中文(Chinese)
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址