查詢結果分析
來源資料
相關文獻
- 積體電路製造流程之長期評估
- 在緊急訂單與延遲成本考量下零工型排程問題派工法之研究
- 多功能座標旋轉數位計算機(CORDIC)的深入探討--過去、現在與未來
- Dispatching Rules Using Flow Time Predictions for Semiconductor Wafer Fabrications
- VLSI Design of a Cellular-Automata Based Logic and Fault Emulator
- Full-Wave Simulation of Hybrid Microwave Integrated Circuits
- 障礙模擬技術
- Study on Wafer Rework Strategies and Dispatching Rules at the Photolithography Stage
- 積體電路廠之生產系統模擬研究
- 水筒模式與降雨一逕流模擬
頁籤選單縮合
| 題 名 | 積體電路製造流程之長期評估 |
|---|---|
| 作 者 | 劉力; 鄭文雄; | 書刊名 | 東海學報 |
| 卷 期 | 35(理學院) 民83.07 |
| 頁 次 | 頁175-184 |
| 分類號 | 448.537 |
| 關鍵詞 | 積體電路; 長期評估; 製程工作量; 晶圓釋放; 派工; 模擬; IC fabrication; Long-term evaluation; Step-work interval; Wafer relasing; Dispatching; Simulation; |
| 語 文 | 中文(Chinese) |