查詢結果分析
相關文獻
- VLSI Design of a Cellular-Automata Based Logic and Fault Emulator
- 高整合性無線通訊系統晶片的未來--CMOS射頻積體電路設計
- 近年來另類乘法器的研究
- 多功能座標旋轉數位計算機(CORDIC)的深入探討--過去、現在與未來
- 高科技產業組織間關係的權力分析:以臺灣積體電路產業的設計公司為例
- VLSI Architecture Design for On-Line Frequency Detection of Single Sinusoid
- Realization of Area-Efficient FFT Processors for DAB System
- Modeling of Multi-stage Power CMOS Transmission Gate Switched-capacitor Step-down/Up DC-DC Converter
- 專門設計服務業--積體電路設計業
- 積體電路設計業光儲存晶片組(Optical Storage Chipsets)
頁籤選單縮合
題名 | VLSI Design of a Cellular-Automata Based Logic and Fault Emulator=架構於細胞式自動機之邏輯與偵錯模擬硬體模擬器之超大型積體電路設計 |
---|---|
作者姓名(中文) | 李毅郎; 賴盈照; 吳誠文; | 書刊名 | Proceedings of the National Science Council : Part A, Physical Science and Engineering |
卷期 | 21:3 1997.05[民86.05] |
頁次 | 頁189-199 |
分類號 | 448.57 |
關鍵詞 | 細胞式自動機; 偵錯模擬; 硬體模擬器; 積體電路設計; Cellular automata; Fault simulation; Graph embedding; Layered network; Logic simulation; SIMD; |
語文 | 英文(English) |
中文摘要 | 隨著超大型積體電路技術不斷的進步與硬體價格的降低,特殊用途機器由於具有平 行處理的能力, 越來廣泛地被用在加速偵錯模擬上。 在我們以前提出的二維細胞式自動機 (CA) 模型中,CA 被當作單一指令流多重資料流 (SIMD) 的平行架構來加速邏輯與偵錯模擬 。 在本論文中,我們提出一細胞式自動機晶片來實體化先前我們所提出的 CA 模型,此 CA 晶 片具有快速丕行處理邏輯與偵錯模擬的能力, 由於使用導管式技術 (pipeline),我們的模 擬機器在機器字組長度為 8 位與時鐘頻率為 20 MHz 的情況下, 可以達到每秒模擬十億個 邏輯閘的模擬速度。 CA 架構可以很簡單的往四倨方向(上、下、左、右)擴充,也就是每 個 CA 晶片能夠直接地與它四個相鄰的 CA 片互相溝通連接而形成一個較大的細胞式陣列。 CA 晶片有兩種工作模式:初使化模式與模擬模式;在模擬工作式上,CA 晶片能執行邏輯與 偵錯模擬。 當導管被填滿之後,每隔 6 時鐘週期即會產生一組結果。和先前已發表的平行 偵錯模擬器比較,我們的結果大約快了1000 倍。 |
英文摘要 | With advances in VLSI technology and the decline in hardware costs. spe cial-pupose machines have become more and more popular for a wide range of applications. We have proposed a unilateral 2-D cellular automata (CA) model which can be treated as an SIMD parallel architevture. In this paper, we present a CA model for highly parallel logic and fault simulation. By using popelining, our CA simulation engine achieves a simulation rate of more than one billion gate evaluations per second using a 20 MHz clock and 8-bit words. The CA architecture allows easy scaling; i.e., each CA chip can directly communicate with its four neighboring CA chip operates in either initialization mode and can perform logic and fault simulation. It produces one output in every six clock cy cles after the pipeline has been filled. Compared with previously reported paral lel fault simulators, its performance is superior by about three orders of magni tude. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。