查詢結果分析
來源資料
頁籤選單縮合
題 名 | 相位跳躍數位鎖相迴路與同步光纖網路解同步器的應用 |
---|---|
作 者 | 駱啟民; 吳繼祖; | 書刊名 | 電信研究 |
卷 期 | 21:4 1991.12[民80.12] |
頁 次 | 頁441-454 |
分類號 | 448.6 |
關鍵詞 | 同步光纖網路; 同步器; 數位鎖相迴路; |
語 文 | 中文(Chinese) |
中文摘要 | 我們設計並試製出一種數位鎖相迴路(DPLL),它使用所謂相位跳躍(Phase Hopping)的新技術,來達成相位鎖定(Phase-Licked)的功能。相位跳躍數位鎖相迴路(PHDPLL)的主要特性是可程式化的迴路參數(Programmable Loop Parameter),低於1Hz的迴路頻寬,和可控制的低輸出時閃(Jitter)。並且,它可容易的以CMOS VLSI技術做成IC晶片。 本文分析PHDPLL之性能,並描述軟體模擬和硬體測試的驗證結果。當此電路應用於同步光纖網路(SONET: Synchronous Optical NETwork)解同步器時,它的迴路參數和工作性能亦於文中討論。 |
英文摘要 | A new DPLL has been designed and implanted. Novel phase locking technique called phase-hopping was developed. Key features of the phase-hopping are programmable loop parameters, very narrow bandwidth (below 1 Hz), and controllable output jitter. Moreover, it can be easily implemented by current CMOS VLSI technology. Loop performance of the PHDPLL has been analyzed and verified by software simulation and hardware test. The optional parameters and performance of the PHDPLL for SONET desynchronizerapplication is presented. |
本系統中英文摘要資訊取自各篇刊載內容。