頁籤選單縮合
| 題 名 | TU-12 Mapper Design for SDH Multiplexers=同步數位階層多功機之TU-12映射器設計 |
|---|---|
| 作 者 | 壽永剛; 吳國棟; 王實君; | 書刊名 | Journal of the Chinese Institute of Electrical Engineering |
| 卷 期 | 6:3 1999.08[民88.08] |
| 頁 次 | 頁195-203 |
| 分類號 | 448.6 |
| 關鍵詞 | 同步數位階層; 同步光纖網路; 可程式邏輯閘陣列; SDH; SONET; E1; TU-12; FPGA; |
| 語 文 | 英文(English) |
| 中文摘要 | 同步數位階層與同步光纖網路目前是光纖傳輸系統的標準。在同步數位階層標準 中,TU-12訊框格式用作E1訊號映射並加上酬載指標及路徑耗銷。在本文中,使用可程式 邏輯閘陣列設計TU-12映射器之傳送及接收元件。並利用所設計的TU-12映射器製作一雛 型電路板作長期測試。 |
| 英文摘要 | Synchronous Digital Hierarchy (SDH) and Synchronous Optical Network (SONET) are the standards for light wave transmission systems. In the SDH standards, Tributary Unit-12(TU-12) format is used to map the E1 signal into a TU-12 superframe with pay load pointer and path overthead. In this paper, a floating mode TU-12 Mapper is designed by FPGAs for transmit and receive devices. A prototype circuit board is built with the designed TU-12 Mapper for long term testing. |
本系統中英文摘要資訊取自各篇刊載內容。