查詢結果分析
來源資料
相關文獻
- 用於超大型積體電路平面規劃的改良式緩衝器置入區法
- Ant Colony Optimization for VLSI Floorplanning with Clustering Constraints
- 以二階段基因演算法解決帶有邊界限制之平面規劃最佳化問題
- A Memory-Based Approach to the Design of Efficient VLSI Arrays for the Multi-dimensional Discrete Hartley Transform
- A High-Speed Systolic Array Architecture for LZSS Data Compression System
- 具有Super-filling現象的電鍍銅技術與其在超大型積體電路中的應用
- VLSI Architecture for Iteration-Free Fractal Image Decoding
- 低耗電積體電路設計技術之探討
- 光電互連系統之直接晶片鍵合技術
- Design of VLSI Parallel Processors for Hough Transform-Based Line Detection
頁籤選單縮合
題 名 | 用於超大型積體電路平面規劃的改良式緩衝器置入區法=EBSA for Floorplanning in VLSI Design |
---|---|
作 者 | 王鵬飛; 方志鵬; | 書刊名 | 景文學報 |
卷 期 | 17:2 2007.06[民96.06] |
頁 次 | 頁123-131 |
分類號 | 448.57 |
關鍵詞 | 平面規劃; 超大型積體電路; 緩衝器置入區法; 改良式緩衝器置入區法; Floorplanning; VLSI; Very-large-scale integrated circuit; BSA; Buffer site approach; EBSA; Enhanced buffer site approach; |
語 文 | 中文(Chinese) |