您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
系統晶片
4 民95.04
頁102-110
電機工程
>
電燈;照明電器
相關文獻
可操作在GHz暨50%責任週期之新型虛擬分數除法時脈產生器
高頻CMOS相位鎖相迴路設計
鎖相迴路(PLL)的原理與應用(3)--PLL系統的應用
低電壓CMOS鎖相迴路於脈波產生器之設計研究
混合式頻率合成器原理介紹
鎖相迴路之設計原理
Adaptive Pulse-pump Controller for X-Y Mode Frequency-locked Stepping Servomechanism
利用FPGA進行數位式鎖相迴路之設計
鎖相迴路的實測與應用
鎖相迴路信號合成器測試要點
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題名
可操作在GHz暨50%責任週期之新型虛擬分數除法時脈產生器=The New Approach of Pseudo Fractional-N Clock Generator for GHz Operation with 50% Duty Cycle
作者
楊維斌
;
陳慶造
;
郭書菖
;
書刊名
系統晶片
卷期
4 民95.04
頁次
頁102-110
分類號
448.5
關鍵詞
鎖相迴路
;
壓控振盪器
;
分數除法時脈產生器
;
PLL
;
VCO
;
語文
中文(Chinese)
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址