您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
萬能學報
24 2002.08[民91.08]
頁73-80
相關文獻
利用FPGA進行數位式鎖相迴路之設計
鎖相迴路(PLL)的原理與應用(3)--PLL系統的應用
混合式頻率合成器原理介紹
鎖相迴路之設計原理
Adaptive Pulse-pump Controller for X-Y Mode Frequency-locked Stepping Servomechanism
鎖相迴路的實測與應用
探索新Fractional-N PLL設計
鎖相迴路之電路設計
鎖相迴路之電路設計
鎖相迴路之電路設計
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題名
利用FPGA進行數位式鎖相迴路之設計
作者
楊昌益
;
書刊名
萬能學報
卷期
24 2002.08[民91.08]
頁次
頁73-80
分類號
448.532
關鍵詞
鎖相迴路
;
PLL
;
FPGA
;
語文
中文(Chinese)
中文摘要
鎖相迴路(Phase Locked Loop;PLL)在通訊產品上是一相當重要的電路。所有的通訊產品內都需要鎖相迴路才能正常工作。否則,通訊資料可能會有大小不等的遺失。今天匯集學生來將此電路用FPGA(Field Programmable Gate Array)來設計,將在通訊課程上所學到之理論概念變成一實際的電路。
本系統之摘要資訊系依該期刊論文摘要之資訊為主。
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址