查詢結果分析
相關文獻
- Configuration Free SOC Interconnect BIST Methodology
- 可測試設計技術
- Core-Based System-on-Chip Testing: Challenges and Opportunities
- 系統晶片之測試
- JTAG Boundary Scan測試結構及在ARM7TDMI微處理器中的應用
- Fast Deterministic Test Pattern Generation for Scan-Based BIST Environment
- A BIST Architecture for AT-Speed DRAM Testing
- 系統晶片組在2000年主機板的發展
- 三次元構裝技術介紹
- SoC整合型系統單晶片近況綜覽
頁籤選單縮合
題 名 | Configuration Free SOC Interconnect BIST Methodology=與設計無關之單晶片系統連接線自我測試方法 |
---|---|
作 者 | 蘇朝琴; 曾文亮; | 書刊名 | Journal of the Chinese Institute of Electrical Engineering |
卷 期 | 8:4 2001.11[民90.11] |
頁 次 | 頁377-386 |
分類號 | 448.552 |
關鍵詞 | 系統晶片; 自我測試; 可測試設計; 連接線測試; System-on-chip; Built-in self test; Design for testability; Interconnect testing; |
語 文 | 英文(English) |