查詢結果分析
來源資料
相關文獻
- JTAG Boundary Scan測試結構及在ARM7TDMI微處理器中的應用
- 多核心除錯系統設計及其於PAC Duo上的實作
- 專科學校校務資訊系統--課務系統的研製
- Intranet在校務資訊系統的應用--Web化公共查訊系統的研製
- Conversion, Itertion Bound and X-Window Implementation for Multi-Rate Data flow Graphs
- 澎湖地區健保IC卡計劃資訊技術經驗移轉與擴散
- 資訊系統的設計與發展過程模式--兼談設計文件的格式與內容
- Exploring the Design Space of Cache Memories, Bus Width, and Burst Transfer Memory Systems
- 大量採購有折扣之經濟訂購量模式探討
- 智慧型運輸系統中車用資料匯流排之研究
頁籤選單縮合
題 名 | JTAG Boundary Scan測試結構及在ARM7TDMI微處理器中的應用=JTAG Boundary Scan Architecture and Using in ARM7TDMI Microprocessor |
---|---|
作 者 | 魏樹銘; | 書刊名 | 電腦與通訊 |
卷 期 | 71 1998.07[民87.07] |
頁 次 | 頁49-54 |
專 輯 | 無線通訊技術專題 |
分類號 | 448.5 |
關鍵詞 | 建入自我測試; 資料流程; 資料匯流排; 位址匯流排; 嵌入式實模器; 監視點; 中斷點; Built-in self-test; Data path; Data bus; Address bus; Embedded ICE; Watchpoint; Breakpoint; |
語 文 | 中文(Chinese) |
中文摘要 | JTAG Boundary Scan是一種十 分好用的測試結構,它不但可以 用於印刷電路板系統,更可用於 單一晶片系統中。本文第二章介 紹了JTAG介面的結構及以實例解 釋它的資料流程;第三章介紹 JTAG 實際應用於 ARM7TDMI微處 理器中的設計,並檢視此微處理 器的嵌入式實模器與JTAG 相結合 的技術。 |
本系統中英文摘要資訊取自各篇刊載內容。