查詢結果分析
來源資料
相關文獻
- 乘法電路產生器設計
- 鬼影消除濾波器的乘加器製作
- n-數位非同步漸進式十進位位元組陣列加法器與減法器
- The Design and Implementation of a Pipelined Multiplier Associated with a New Pass Transistor Asynchronous Control Unit
- An Expansible Fixed-Point Multiplier
- 利用改良的記憶體壓縮法和函數分離法設計餘數數字系統中的乘法器
- Large Signal Analysis of Low-Voltage BiMOS Analog Multipliers Using Fourier-Series Approximations
- A Uniform VLSI Architecture for Modulo n Adder/Subtracter and Multiplier
- 快速捲積運算之高效能VLSI設計
- A Four-Quadrant Multiplier Circuit Based on Current Followers
頁籤選單縮合
題 名 | 乘法電路產生器設計=Multiplier Generator Design |
---|---|
作 者 | 宋尤昱; | 書刊名 | 電腦與通訊 |
卷 期 | 52 1996.09[民85.09] |
頁 次 | 頁63-71 |
專 輯 | 積體電路設計之電路設計專題 |
分類號 | 448.57 |
關鍵詞 | 乘法器; 進位儲存加法器; 改良式布氏演算法則; 全加器; 條件式加總; 進位預看; Multiplier; Carry-save-adder; Modified booth algorithm; Full adder; Conditional sum; Carry look-ahead; |
語 文 | 中文(Chinese) |