查詢結果分析
相關文獻
- 應用氧化鉿/氮化矽堆疊式電荷儲存層改進無接面式快閃記憶體元件的抹除速度
- 應用氧化鉿/氮化矽堆疊式電荷儲存層改進無接面式快閃記憶體元件的抹除速度
- 用於VLSI的氮化矽回蝕刻複晶矽氧化隔離技術
- 利用溶膠旋轉塗佈法製備高介電常數鈦酸鎳閘極介電層於複晶矽薄膜電晶體之特性分析
- 高介電係數材料與多晶矽奈米線之非揮發性記憶體應用在三維快閃記憶體與顯示面板
- 二位元儲存氮化矽快閃式記憶元件內電荷分佈之探討
- 高介電薄膜與金屬閘極在次世代快閃記憶體之應用
- 一種高品質非揮發性記憶體內複晶矽間氧化膜之形成法
- Conduction Process and Threshold Voltage in Polycrystalline-Silicon Thin Film Transistors
- 複晶矽薄膜電晶體製程關鍵技術簡介
頁籤選單縮合
題名 | 應用氧化鉿/氮化矽堆疊式電荷儲存層改進無接面式快閃記憶體元件的抹除速度=Improved Erasing Speed in Junctionless Flash Memory Device by HfO₂/Si₃N₄ Stacked Trapping Layer |
---|---|
作者 | 諶俊元; 張廖貴術; 葉宗浩; 吳冠德; 王天戈; |
期刊 | 奈米通訊 |
出版日期 | 20130900 |
卷期 | 20:3 2013.09[民102.09] |
頁次 | 頁2-7 |
分類號 | 471.6511 |
語文 | chi |
關鍵詞 | 複晶矽; 無接面; 電荷誘捕; 氧化鉿; 氮化矽; 高介電常數; 快閃記憶體; Poly-Si; Junctionless; Charge-trapping; HfO₂; Si₃N₄; High-k; Flash memory; |
中文摘要 | 本文首次研究了氧化鉿 (HfO2)/氮化矽 (Si3N4)堆疊式電荷儲存層應用在無接面式 (Junctionless, JL)複晶矽快閃記憶體的效應。我們將此電荷儲存層同時應用在 JL與傳統反轉式 (Inversion Mode, IM)快閃記憶體上並比較兩種元件的特性差異。 JL元件由於具有 N型重摻雜通道而表現出較快的寫入速度,更特別的是,它的抹除速度與 IM元件相近,這可能是因為氧化鉿 /氮化矽堆疊式電荷儲存層在 JL元件的抹除機制主要是依靠電子逃脫來完成。 JL元件的電荷保持力也比 IM的出色,這可能是因為 JL元件通道有較多能階被電子填補,儲存層中的電子不易藉穿隧逃脫回通道。就元件耐寫抹特性而言, JL元件即使經過了 105次的寫抹操作依然保有較大的記憶窗,記憶窗的飄移也較小。 |
英文摘要 | A junctionless (JL) polycrystalline-based flash memory device with HfO2/Si3N4 (HN) stacked trapping layer is studied for the first time. Effects of the HN stacked trapping layer on JL and inversion-mode (IM) flash devices are compared. JL device shows faster programming speed than the IM one because of its heavily doped n-channel. Specially, comparable erasing speed of JL device can be achieved by HN stacked trapping layer due to more effective electron de-trapping. JL device with HN stacked trapping layer also shows better retention characteristics and keeps a larger window after 105 programming/ erasing cycles, which makes it promising for three-dimensional (3-D) memory integration in the future. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。