查詢結果分析
來源資料
頁籤選單縮合
題名 | Nymph:以可合成Verilog HDL設計之新型32核心多處理器=Nymph: A Novel 32-cores Multicore Processor Designed by Synthesizable Verilog HDL |
---|---|
作者姓名(中文) | 朱守禮; 許詔傑; 李耕學; | 書刊名 | 先進工程學刊 |
卷期 | 6:4 2011.10[民100.10] |
頁次 | 頁277-286 |
分類號 | 471.6 |
關鍵詞 | MIPS處理器; 多核心處理器; 匯流排; 互聯網路; MIPS processor; Multicore processor; Bus; Interconnection network; |
語文 | 中文(Chinese) |