您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
零組件雜誌
136 2003.02[民92.02]
頁54+56+58-59
相關文獻
FPGA與IP核心如何支援高速I/O標準
IC設計演變與觀察
當PLD/FPGAA遇上ASIC誰是最後嬴家?
FPGA設計環境、特性與限制
MCS-51與FPGA/CPLD匯流排界面邏輯設計
AMBA-based系統晶片基礎建設產生器及FPGA發展平臺之設計
H.324視訊電話多媒體信號處理器性能探討
山上P/S 161KV雙BUS改為兩單BUS工程之規劃施工
JTAG Boundary Scan測試結構及在ARM7TDMI微處理器中的應用
The Design of a Coordinator of Phase-Transfer in I/O Bus
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題 名
FPGA與IP核心如何支援高速I/O標準
作 者
Hedayati,Babak
;
Aaldering,Mark
;
書刊名
零組件雜誌
卷 期
136 2003.02[民92.02]
頁 次
頁54+56+58-59
分類號
448.533
關鍵詞
匯流排
;
介面標準
;
可程式化邏輯元件
;
FPGA
;
語 文
中文(Chinese)
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址