頁籤選單縮合
| 題 名 | Functional Mapping from Assembly to Verilog=組合語言至Verilog語言之功能性自動轉換 |
|---|---|
| 作 者 | 蔣元隆; 鐘國家; 楊正宏; | 書刊名 | 高雄應用科技大學學報 |
| 卷 期 | 30 2000.12[民89.12] |
| 頁 次 | 頁29-40 |
| 分類號 | 312.23 |
| 關鍵詞 | 組合語言程式; IP產生器; 微處理機; 功能性自動轉換; 自動合成系統; Soft-IP generator; Transformation; Retargetable; Verilog; System-on-a-chip; |
| 語 文 | 英文(English) |