頁籤選單縮合
題名 | 電力電子--VDMOS功率電晶體IC之靜電破壞研究=A Study of ESD Failure Analysis in Power VDMOS ICs |
---|---|
作者 | 陳勝利; 朱季齡; 李文明; 江志強; 梁明侃; 嚴成凡; | 書刊名 | 電力電子技術 |
卷期 | 51 1999.06[民88.06] |
頁次 | 頁23-29 |
分類號 | 448.552 |
關鍵詞 | 靜電放電; 人體模型; 機器模型; 元件帶電模型; Electrostatic discharge; Human body model; HBM; Machine model; MM; Charged device model; CDM; |
語文 | 中文(Chinese) |
中文摘要 | 本論文對 VDMOS 功率電晶體 IC 測試了 HBM、MM、CDM 三種抗 ESD 能力,並以 微光顯微鏡、掃瞄式電子顯微鏡及 I-V 特性量測作故障分析。我們發現,經由源極 n �妍� 域 F-N 穿透,將是造成 VDMOSFET 受 ESD 破壞的主要原因,其中發現 V ( HBM ) >V ( MM ) > V ( CDM )。 在閘極施加正的 ESD ZAP 高電壓,ESD 破壞點的位置以 CDM 模式 距離閘極銲墊最近,MM 模式次之,HBM 模式最遠。 |
英文摘要 | We have experimental obtained the ESD failure analysis of the power VDMOS IC due to HBM, MM, CDM stress by the photo emission microscope image, the SEM image, and the I-V characteristic curve in this work. The ESD failure mode in this power MOSFET was caused by the gate oxide breakdown near n�呀egion in the source end under ESD zap. It was found that V (HBM)>V (MM)>V (CDM). The ESD failure sites will be closed to the gate bonding pad as with a positive zap and higher dV/dt pulse such as in CDM testing. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。