頁籤選單縮合
題 名 | 電通所Java PCA Bridge Chipset整合驗證規畫=Verification Planning for CCL Java PCA Bridge Chipset |
---|---|
作 者 | 黃依敏; | 書刊名 | 電腦與通訊 |
卷 期 | 77 1999.03[民88.03] |
頁 次 | 頁12-20 |
專 輯 | 網路運算技術及應用專輯 |
分類號 | 471.64 |
關鍵詞 | 測試模組; 驗證; 模擬; Testbench; Verification; Simulation; Chipset bridge; Model_oriented_based verification; Source model; Smart model; |
語 文 | 中文(Chinese) |
中文摘要 | 近幾年來IC design越來越複雜,為了相容性及擴充性,所牽涉的bus 協定也越變越多,為有效率地、精確地驗證設計電路,如何有效建立測試模擬系 統變得十分重要。CCL Java PCA bridge chipset是CCL Java Chip Ⅰ processor與 PCA周邊devices元件(SPI、RS232、IrDA、LCD等等)溝通的橋樑。CCL Java Chip Ⅰ processor發出CPU type accessed command,透過CCL Java PCA bridge chipset 將CPU type accessed command轉換符合各介面規格訊號。但CCL Java PCA bridge chipset有如此多的介面,每個介面的輸出入埠不一致,如何完整的驗證 CCL Java PCA bridge chipset的功能,就成為一項重要的課題。驗證最直接的方 式就是建立一模仿真實系統運作的環境,使設計電路長時間模擬運作來驗證。以 Model_oriented_based verification中的Smart Model及Source Model來建立一完 整的高階設計驗證系統環境,這個驗證環境可幫助我們在RTL-level快速有效地 驗證CCL Java PCA bridge chipset,同時這個驗證環境也可驗證轉換後的gate- level設計電路。 |
本系統中英文摘要資訊取自各篇刊載內容。