查詢結果分析
相關文獻
- 一個提昇小型容錯系統可靠度的設計
- 模糊性拜占庭協議[Byzantine Agreement]初探
- Adaptive Fault-Tolerant Wormhole Routing for Torus Networks
- 太空環境分析與可靠度設計指引
- A Simulator for Small to Medium Fauit-Tolerant Computing Systems
- Fault-Tolerant Wormhole Routing in Direct Multiprocessor Networks
- A Nested Invocation Suppression Mechanism for Active Replication Fault-tolerant CORBA
- 以IPC結合RTU遙控一次變電所之小型Scada工程
- 電銲機可靠度設計
- 你的網路安全嗎?
頁籤選單縮合
題名 | 一個提昇小型容錯系統可靠度的設計=A Design to Promote the Reliability of the Small Fault Tolerant System |
---|---|
作者姓名(中文) | 金明浩; 羅坤松; 黃孟逢; 陳信宏; 張國丰; | 書刊名 | 義守大學學報 |
卷期 | 4 1997.08[民86.08] |
頁次 | 頁161-173 |
分類號 | 312.49 |
關鍵詞 | 容錯系統; 可靠度設計; Fault tolerant; Redundancy; Virtual voter; Hot standby; |
語文 | 中文(Chinese) |
中文摘要 | 近幾年來,由於半導體技術的進步與CPU運算的能力提昇,又在微處理機之價格大 眾化下,使得電腦系統之應用廣泛,尤其在功能需求上提高甚多,其應用系統亦相對地變得 複雜,負擔的責任也愈來愈大,因此系統可靠度便受到高度重視。以往高可靠的系統均使用 高品質的零件、可靠的測試及嚴格的品管,此為被動的防禦措施,缺乏預警或預期失效的應 變能力。現在需要具有容錯性的系統,即可以主動分析突發的問題,在系統不穩定狀態之下 能自行偵錯、自動重組和自我恢復等的高可靠系統,是目前應積極研究的課題。我們提出設 計模式和研究方向如下:1. 系統需選用 TMR (Triple Modular Redundancy, TMR) 模型為基 本架構,因其為最簡化的重覆性設計。2. 減少硬體元件,減輕系統複雜度。3. 系統必須至 少能忍受單一模組失效並能保持全功能或維持存活能力,否則便無機會恢復功能。 4. 使用 軟體容錯的程式並考慮軟體之可靠度,可利用不同語言來撰寫。 5. 可靠的測試和整合。6. 彈性的設計和線上操控的系統。 本文提出一個三倍的 TMR 架構,使用標準的界面結合多個 CPU 模組,再以一個虛擬的表決頭來整合成一體,具有前述六種性能,此外,為提高系統之 高存活度和測試整合效率,減少單機失效而產生不可預期的骨牌效應 (Domino Effect), 在 在多處理機部份增加第四個模組, 它在發展時期能對其它模組注入錯誤 (Error Injection ) 以測試其系統的穩定度和可靠度,當其他模組之中有任一失效時可以迅速確實地予以替換 之,成為一個備份 (Hot Standby),本文並提出系統架構操作和分析上的說明。 |
英文摘要 | The modern computerized control system has functional performance to meet a rather higher requirement. The system became complicated to play some major roles. So it gets more critical when an error or failure occurs. Now we need a fault tolerant system which can self-analyze error, self-diagnose, fault allocation, recovery and reconfiguration to make itself a highly available system. We focus on the study of: 1.Triple module redundancy(TMR), 2.Design of less complicated system, 3.No single point of failure, 4.Software fault tolerance, 5.Reliable test and integration, 6.Flexible on-line repairing system designs goals. In this system,We porpose a triplicated TMR architecture using a rather standard interface. A virtual voter integrates the system to get those six design goals. Not limit as thus, the highly available system with comprehensive testing and integration to reduce domino effect, using a fourth processor. This processor is represented as an external test support during development stage, and a hot standby processor in the fault tolerant system. In this paper, the system architecture, H/W and S/W design, and system operation are included. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。