查詢結果分析
來源資料
頁籤選單縮合
| 題 名 | 次微米互補式金氧半積體電路之靜電放電防護--全晶片防護設計篇=ESD Protection for Submicron CMOS IC's--Whole-Chip Protection Design |
|---|---|
| 作 者 | 柯明道; | 書刊名 | 電腦與通訊 |
| 卷 期 | 62 1997.09[民86.09] |
| 頁 次 | 頁67-83 |
| 專 輯 | 積體電路設計專輯 |
| 分類號 | 448.57 |
| 關鍵詞 | 靜電放電; 靜電放電防護電路; 全晶片靜電放電防護; 靜電放電箝制電路; 基體觸發厚氧化層元件; 混合式積體電路; Electrostatic discharge; ESD; ESD protection circuit; Whole-chip ESD protection; ESD clamp circuit; Substrate-trigger field-oxide device; STFOD; Mixed-mode IC; |
| 語 文 | 中文(Chinese) |
| 中文摘要 | 本文介紹次微米 CMOS IC 全晶片之靜電放電防護設計,藉由適當的靜電放電箝制 電路做在 VDD 與 VSS 電源線之間,CMOS IC 內部電路能夠被有效地保護著,而 IC 之輸入 腳與輸出腳的 ESD 耐壓準位也能夠因這 VDD 與 VSS 間的靜電放電箝制電路而提昇。 在複 雜的 IC 中, 常用到多對的 VDD 與 VSS 電源, 本文亦針對具有多對電源腳位之 CMOS IC 提出全晶片之靜電放電防護設計。 |
本系統中英文摘要資訊取自各篇刊載內容。