頁籤選單縮合
題 名 | 使用自動分割之設計方法來實現多顆現場可程式化邏輯閘陣列=Multiple FPGA Implementation Using Auto-Partitioning Design Methodology |
---|---|
作 者 | 楊士平; | 書刊名 | 電腦與通訊 |
卷 期 | 62 1997.09[民86.09] |
頁 次 | 頁40-45 |
專 輯 | 積體電路設計專輯 |
分類號 | 448.533 |
關鍵詞 | 現場可程式化邏輯閘陣列; 階層式分割; 擺置與繞線; 電子設計交換格式; 分割完後的模擬; Field programmable gate array; FPGA; Hierarchical partition; Placement & routing; P&R; Electronic design interchange format; EDIF; Post-partition simulation; |
語 文 | 中文(Chinese) |
中文摘要 | 現今以現場可程式化邏輯閘陣列( FPGA )流程做為其雛形解決方案的設計, 有 增加的趨勢;而設計之複雜度也以極快的速度增加,使得部份的設計無法全部實現於單顆現 場可程式化邏輯閘陣列;因此現場可程式化邏輯閘陣列的分割問題因而產生。本篇將介紹應 用一個現場可程式化邏輯閘陣列的分割工具, 稱為 Auspy Partition System ( APS ), 來建立此流程; 並將用一個實際的設計以 APS 來完成分割工作,另對其做一些相關的評論 。 |
本系統中英文摘要資訊取自各篇刊載內容。