頁籤選單縮合
題名 | Design of ATM AAL1 for Circuit Emulation=實現非同步傳輸模式第一類型適應層之通路模擬 |
---|---|
作者 | 李益彰; 高典良; 吳國棟; | 書刊名 | Proceedings of the National Science Council : Part A, Physical Science and Engineering |
卷期 | 21:5 1997.09[民86.09] |
頁次 | 頁410-415 |
分類號 | 448.6 |
關鍵詞 | 非同步傳輸模式; 第一類型適應層; 通路模擬; ATM adaptation layer; AAL1; SRTS; |
語文 | 英文(English) |
中文摘要 | 非同步傳輸模式必須能傳送傳統的電信服務。 非同步傳輸模式適應層第一型是為 此種及時固定位元速率服務而設計。本論文中,使用現場可程式邏輯陣列來設計及實現非同 步傳輸模式適應層第一型的分解重組,其中分解重組的酬載使用先進先出記憶體來暫存,而 其規約控制單元是由現場可程式邏輯陣列來產生及處理。在重組中的時序復原是用同步剩餘 時間標記來實現。雛型板已經過相當測試,證實其功能。 |
英文摘要 | The ATM Adaptation Layer type 1 (AAL1) for constant bit rate service is developed for transporting conventional circuit-switched telecommunication service through ATM networks. In this paper, the AAL1 Segmentation and Reassembly (SAR) is designed and implemented by the Field Programmalbe Gate Array (FPGA). The SAR header is generated and processed in the FPGA, and the SAR payload is stored in a FIFO. A method for recovering the source clock, called Synchronous Residual Time Stamp (SRTS), is described and implemented. The designed AAL1 SAR FPGA is properly tested in a prototype board. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。