查詢結果分析
來源資料
相關文獻
- 2.5V 0.25μm CMOS全積體化低雜訊放大器
- 藍芽接收端之低雜訊放大器設計
- 應用於DCS 1800系統之低雜訊放大器設計與製作
- 採用0.35微米矽鍺雙極互補金氧半導體製作之TD-SCDMA接收機射頻前端積體電路
- Study on Noise Properties and Parasitic Effect of Low Noise Amplifiers with Source Inductance Feedback
- A 1-V 5.8-GHz Low Noise Amplifier in A 0.35-μm Standard CMOS Process
- 雜訊指數比的基本概念
- 射頻接收機系統介紹
- 射頻積體電路之靜電放電防護設計--阻抗隔絕技術
- 一個達到1.5dB-NF的高增益全積體化低雜訊放大器設計
頁籤選單縮合
題 名 | 2.5V 0.25μm CMOS全積體化低雜訊放大器=A Fully Integrated CMOS Low Noise Amplifier Design by Using the 2.5V 0.25μm Technology |
---|---|
作 者 | 陳勛祥; 林愷; 陳勝利; | 書刊名 | 暨大學報 |
卷 期 | 7:1 2003.06[民92.06] |
頁 次 | 頁181-196 |
分類號 | 448.5 |
關鍵詞 | 低雜訊放大器; 螺旋電感; 射頻; 雜訊指數; LNA; Low noise amplifier; Spiral inductors; Rf; Radio frequency; NF; Noise figure; |
語 文 | 中文(Chinese) |
中文摘要 | 本論文敘述一個適合於射頻(Radio Frequency)無線系統的互補式金屬氧化物半導體低雜訊放大器(CMOS LNA),使用0.25μm互補式金屬氧化物半導體技術來實現一個全積體化的互補式金屬氧化物半導體低雜訊放大器。由模擬結果顯示,工作於2.4GHz及2.5V電壓之下,本低雜訊放大器具有13.8dB的增益、4.4dB的雜訊指數、10.7mW的功率消耗24.7dB的反向隔絕度以及在輸出輸入端具有良好的匹配。 |
英文摘要 | This paper investigates A CMOS low noise amplifier (LNA), implemented by using 0.25μm CMOS technology, suitable for Radio Frequency (RF) wireless system can provide simulation results, operating with a 2.5V power supply, show that the LNA. A gain of 13.8dB, noise figure of 4.4dB, power dissipation of 10.7mW, reverse isolation of 24.7dB and well-matched impedance for input/output. |
本系統中英文摘要資訊取自各篇刊載內容。