查詢結果
檢索結果筆數(16)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
71 1998.07[民87.07]
- 頁 次:
頁49-54
-
-
題 名:
Core-Based System-on-Chip Testing: Challenges and Opportunities:核心系統晶片測試--挑戰與機會
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁335-353
-
題 名:
-
-
題 名:
Fast Deterministic Test Pattern Generation for Scan-Based BIST Environment:掃描植入式自我測試環境之快速特定測試向量產生器
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁365-376
-
題 名:
-
-
題 名:
Configuration Free SOC Interconnect BIST Methodology:與設計無關之單晶片系統連接線自我測試方法
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁377-386
-
題 名:
-
-
題 名:
A BIST Architecture for AT-Speed DRAM Testing:動態記憶體之高速自我測試電路架構
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁387-394
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
17 2003.06[民92.06]
- 頁 次:
頁147-160
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
26 1994.02[民83.02]
- 頁 次:
頁9-16
-
-
題 名:
寬輸入輸出動態隨機存取記憶體之內建自我測試架構設計:Built-In Self-Test (BIST) Design for Wide I/O DRAM
- 作 者:
- 書刊名:
- 卷 期:
157 2014.06[民103.06]
- 頁 次:
頁70-78
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
148 2012.12[民101.12]
- 頁 次:
頁11-15
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
14:10=159 2008.10[民97.10]
- 頁 次:
頁155-168
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
14:10=159 2008.10[民97.10]
- 頁 次:
頁169-175
-
-
題 名:
適用於三維晶片鍵合後穿矽孔測試的內建自我測試方法:A Built-in Self-test Scheme for the Post-bond Test of TSVs in 3-D ICs
- 作 者:
- 書刊名:
- 卷 期:
141 2011.10[民100.10]
- 頁 次:
頁100-107
-
題 名:
-
-
題 名:
應用在內建式自我測試的特定序列與類隨機向量產生器:Deterministic and Pseudo-Random Pattern Generator for BIST
- 作 者:
- 書刊名:
- 卷 期:
15:10=171 2009.10[民98.10]
- 頁 次:
頁123-133
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
1 民93.10
- 頁 次:
頁46-60
-
-
題 名:
Segment Weighted Random BIST (SWR-BIST) Technique for Low Power Testing:區段加權亂數之低功率自我測試技術
- 作 者:
- 書刊名:
- 卷 期:
93 民94.02
- 頁 次:
頁71-80
-
題 名: