查詢結果分析
來源資料
相關文獻
- CCL Java Chip使用之0.25μm暫存器電路設計
- Fast Deterministic Test Pattern Generation for Scan-Based BIST Environment
- High Performance Code Genration for Digital Signal Processors
- PCI Bus運動控制模組技術分析
- 直接序列展頻通訊系統的擬亂數碼產生器設計與分析
- 先進先出記憶體設計概觀
- A Research on Parallel and Distributed Architecture to Promote the Performance of Transferring on High Speed Switching System
- Design of UART with RTL Based BIST
- A Hybrid LFSR Design for Low Power Applications
- Reducing Store Instructions for Subscripted Variables
頁籤選單縮合
題名 | CCL Java Chip使用之0.25μm暫存器電路設計=0.25μm Register File for CCL Java Chip |
---|---|
作者姓名(中文) | 楊武翰; | 書刊名 | 電腦與通訊 |
卷期 | 82 1999.09[民88.09] |
頁次 | 頁22-26 |
分類號 | 448.57 |
關鍵詞 | 暫存器; 爪哇晶片; Register file; Java chip; |
語文 | 中文(Chinese) |
中文摘要 | 本文提出一個應用於電通所0.25μm製程爪哇晶片(Java chip)上的暫存器( Register File ), 其基本架構係根據電通所 0.5 μ m 製程爪哇晶片暫存器 [1] 修改而 成,以因應 100 MHz 的速度要求, 大小為 64 × 32 bits,我們將在文中說明此暫存器的 電路架構和測試考量。 |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。