查詢結果分析
來源資料
頁籤選單縮合
題名 | 超大型積體電路佈局寄生效應粹取之二元與三元之金屬線電容模型=Two and Three-Dimensional Wiring Capacitance Model for Layout Parasitic Extraction in VLSI Circuits |
---|---|
作者 | 王是琦; 劉紹宗; 鄭昌敬; 吳豐州; 呂建文; 蘇炯光; | 書刊名 | 逢甲學報 |
卷期 | 31 1997.06[民86.06] |
頁次 | 頁181-189 |
分類號 | 448.57 |
關鍵詞 | 金屬線電容模型; 震盪頻率; Wiring capacitance; Model; The frequency of ring oscillator; |
語文 | 中文(Chinese) |
中文摘要 | 本論文旨在提出一個嶄新且適合於深次微米(Deep Submicron)超大型積體電路 (VLSI)之金屬線電容模型。根據此一模型,我們可精確的預測出一個複雜且多層之金屬線電容 。此模型預測出之金屬線電容值與Raphael 數值模擬值以及量測值,其結果皆極為接近。再者 ,此模型可準確預測震盪器電路之震盪頻率。我們證實此模型可適用於次0.25微米製程技 術。 |
英文摘要 | This paper presents a new wiring capacitance model for deep submicron VLSI circuit design. The model allows VLSI circuit designers to accurately predict the capacitances for complex multilevel metal structures. The model exhibits excellent agreement with the results obtained by Raphael numerical simulations and measurement data. Also, it can accurately predict the frequency of ring oscillators. The model has been verified to be suitable for an wide range of dimensions down to sub-0.25um technology. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。