查詢結果分析
來源資料
頁籤選單縮合
題 名 | 聯結佈局之設計環境=Links-to-Layout Design Environment |
---|---|
作 者 | 黃世旭; 林佑儒; 榮根喬; 曾中英; 簡丞星; | 書刊名 | 電腦與通訊 |
卷 期 | 52 1996.09[民85.09] |
頁 次 | 頁30-38 |
專 輯 | 積體電路設計專輯 |
分類號 | 448.57 |
關鍵詞 | 邏輯合成; 實體佈局; 深次微米; 非線性時序延遲模型; 標準延遲格式; 聯結佈局; Logic synthesis; Physical layout; Deep submicron; Non-linear timing delay model; Standard delay format; Links-to-layout; |
語 文 | 中文(Chinese) |