查詢結果分析
來源資料
相關文獻
- 低功率數位積體電路設計與功率估測
- The Application of HfO[feaf]in IC Memory
- 未來積體電路的趨勢--單晶片系統
- 使用尼曼A型分配於積體電路晶圓缺陷管制圖之經濟性設計
- 超大型積體電路的發展
- 積體電路產業--IC製造業
- 積體電路產業--IC光罩、封裝與測試業
- 超級運動控制ASIC-EPCIO
- Framework of the Information Exchange between the Shop Floor Control System and the Management Information System in an Integrated Circuit Packaging System
- 科學園區的另一種發展版本:臺南科學園區
頁籤選單縮合
題 名 | 低功率數位積體電路設計與功率估測 |
---|---|
作 者 | 林景源; | 書刊名 | 電子月刊 |
卷 期 | 2:2=7 1996.02[民85.02] |
頁 次 | 頁77-86 |
專 輯 | 電腦輔助積體電路設計專輯 |
分類號 | 448.57 |
關鍵詞 | 低功率數位; 積體電路; |
語 文 | 中文(Chinese) |
中文摘要 | 近年來由於積體電路製程技術的不斷進步,使得晶片愈做愈小,而且密 度和操作頻率也愈來愈高,故而造成晶片的功率消耗愈來愈高。最近幾年來,功 率消耗已漸漸取代晶片面積和速度而成為積體電路設計的主要考慮因素。本文中 我們將介紹在電路、邏輯、架構和系統等不同層次下降低功率消耗的方法。另外, 本文亦將介紹在不同層次下功率估測的方法。因為不管在那一層次下的低功率設 計,一個快而且準確的功率評估工具可以幫助設計者選擇最節省功率的架構和方 法。 |
本系統中英文摘要資訊取自各篇刊載內容。