頁籤選單縮合
題 名 | Design of the Sequential-in-Random-Out Memory Device=循序輸入隨意輸出記憶裝置之設計 |
---|---|
作 者 | 張晉源; 程毓明; 侯廷偉; | 書刊名 | 高苑學報 |
卷 期 | 4 1995.02[民84.02] |
頁 次 | 頁1-8 |
分類號 | 448.595 |
關鍵詞 | 緩衝記憶器; 循序輸入循序輸出記憶裝置; 循序輸入隨意輸出記憶裝置; Buffer; FIFO; First-in-first-out; SIRO; Sequential-in-random-out; |
語 文 | 英文(English) |
中文摘要 | 在一些計算的應用上,位於輸入系統及計算系統之間,由循序輸入循序輸出記憶裝置(FIFO)製作的緩衝記憶器一直是一項無法突破之瓶頸〔1,2,3〕。通常在緩衝記憶器內之資料必須先被搬移至主記憶體內,然後計算系統才能任意地存取這些資料,因此,不可避免地它將花費更多的時間,才能處理緩衝記憶器內的資料。 造成計算系統無法直接處理緩衝記憶器內資料的主要原因是循序輸入循序輸出緩衝記憶器的循序特性違反了計算系統隨意存取資料的特性,為改善緩衝記憶器的效能,本文提出一種取代循序輸入循序輸出的新式雙埠記憶裝置-循序輸入隨意輸出記憶置(SIRO)。採用循序輸入隨意輸出記憶置做為緩衝記憶器使用時,計算系統能和存取隨意存取記憶體(RAM)一樣,直接且隨意地存取在緩衝記憶器內的資料,依據模擬的結果顯示,計算系統最多能節省45%的時間來處理緩衝記憶器內的資料。 |
英文摘要 | The FIFO as a buffer between the input system and the computing system is still a bottleneck in some applications [1.2.3]. In general, the buffered data have to be moved into the main memory first, the computing system could arbitrarily access these data afterwards. Therefore, it always takes more time to process the buffered data. The reason could not process the data in FIFO buffer randomly is that the sequential accessing characteristics of FIFO is against the natural accessing behavior of computing system. It is proposed to improve the performance of buffer in this paper that computing system, with a new two-port memory device SIRO, could access the buffered data directly and randomly as accessing from the RAM. Also according to the simulations, 45% time at most could be saved to consume the data in the buffer. |
本系統中英文摘要資訊取自各篇刊載內容。