查詢結果分析
相關文獻
- Microcontroller 微控制器
- 嶄新天地的工作站及3v晶片組
- A Core-Centric Design Methodology for SOC Designs
- Configuration Free SOC Interconnect BIST Methodology
- 陶瓷濾波器電路設計與製造技術
- A Practical Interconnect-Driven Design Methodology for Low Power ASIC Designs
- 高整合性無線通訊系統晶片的未來--CMOS射頻積體電路設計
- 揭開系統晶片設計面紗
- 電腦輔助積體電路設計之介紹與趨勢
- 一種以區塊為基礎之設計系統晶片的方法
頁籤選單縮合
題 名 | ADM600之MDX50晶片設計 |
---|---|
作 者 | 黃英欽; 陳巽炯; | 書刊名 | 電信研究 |
卷 期 | 24:5 1994.10[民83.10] |
頁 次 | 頁681-688 |
分類號 | 448.552 |
關鍵詞 | 設計; 晶片; |
語 文 | 中文(Chinese) |
中文摘要 | MDX50是以1.0μm HDCMOS 技術所設計之晶片,分為傳送端 (MX50)及接收端(MD50)兩大部份。主要功能是將 DS3 信號映射 (Mapping) 到 STS-1信號,亦將 STS-1 信號解映射 (Demapping) 到 DS3 信號。在使用上 MDX50,需與本所開發的跳躍式鎖相迴路 (PPLL50) 晶片配合使用,利用 PPLL50勻化 STS-1 間隙鐘訊,去時閃,成為 DS3信號, 並讀出 DS3 信號。MDX50 為了自我及系統測試,故障隔離,提供四種迴路,亂碼產生器及偵測器,並偵測多種告響。 |
英文摘要 | MDX50 chip is designed with 1.0 μm HDCMOS technology, and divided into two major parts that are transmitter (MX50) and receiver (MD50). The chip has two major functions that DS3 is mapped to STS-1 and STS-1 is demapped to DS3. The use of MDX50 must associate with phase-hopping digital phase lock loop chip (PPLL50) that is designed by TL. PPLL50 chip can smooth and dejitter the STS-1 clock to DS3 clock that is provided for MDX50 to read DS3 data. In order to perform self-test, system test and fault isolation, the MDX50 chip provides four loopbacks, PRBS generator, PRBS detector. It can also detect many other kinds of alarms. |
本系統中英文摘要資訊取自各篇刊載內容。