查詢結果分析
來源資料
相關文獻
- 高效能記憶控制器的交錯設計探討
- 高效能記憶控制器交錯設計之探討
- H.324視訊電話多媒體信號處理器性能探討
- 構建組織記憶系統以強化決策效能
- Scheduling Problems on Multiprocessor Systems
- 乙太被動光纖網路的動態頻寬分配機制
- Performance Analysis of A Separate Address/Data Bus Multiprocessor System
- Effects of Tolterodine on Lower Urinary Tract Symptoms and Voiding Efficiency in Taiwanese Patients with an Overactive Bladder
- Relationship Between the Dispersion of Thermal Effluent and the Tidal Current in the Waters Near the Outlet of the Third Nuclear Power Plant in Southern Taiwan
- 自我效能理論--在排球發球運動表現之應用
頁籤選單縮合
題名 | 高效能記憶控制器的交錯設計探討 |
---|---|
作者 | 張康維; 徐仁達; 陳履平; | 書刊名 | 電腦與通訊 |
卷期 | 28 1994.04[民83.04] |
頁次 | 頁48-55 |
專輯 | 電腦系統技術專輯 |
分類號 | 448.942 |
關鍵詞 | 交錯設計; 效能; 第一筆資料的延遲; 多筆資料之間的延遲; 記憶系統; 記憶模組; 記憶控制器; 排; 命令; 資料路徑; 匯流排頻寬; 等待狀態; 動態記憶體; Interleaving design; Performance; Clock latency on read lead-off cycle; Clock latency on burst read cycle; Memory system; Memory module; Memory controller; Bank; Command; Data path; Bus bandwidth; Wait state; DRAM; |
語文 | 中文(Chinese) |