查詢結果分析
來源資料
頁籤選單縮合
題名 | 電通所SPARC CMU中旁置轉換緩衝器的設計 |
---|---|
作者姓名(中文) | 謝仁發; | 書刊名 | 電腦與通訊 |
卷期 | 26 1994.02[民83.02] |
頁次 | 頁46-57 |
專輯 | 積體電路設計技術專輯 |
分類號 | 448.57 |
關鍵詞 | 比例式處理架構; 快取與記憶體管理單元; 旁置轉換緩衝器; 中央處理單元; 虛擬記憶體; 內容定址式記憶體; 靜態隨機存取式記憶體; 完全連結式TLB; 集合連結式TLB; Scalable processor ARChitecture; SPARC; Cache controller and memory management unint; CMU; Translation lookaside buffer; TLB; Central processor unit; CPU; Virtual memory; Content addressable memory; CAM; Static random access memory; SRAM; Fully associative TLB; Set associative TLB; |
語文 | 中文(Chinese) |