查詢結果分析
來源資料
頁籤選單縮合
題 名 | 以多數位訊號處理器 (Multi-DSP)為架構之視訊測試系統 |
---|---|
作 者 | 陳鏡明; | 書刊名 | 電信研究 |
卷 期 | 22:4 1992.09[民81.09] |
頁 次 | 頁471-479 |
分類號 | 448.6 |
關鍵詞 | 多數位; 系統; 架構; 訊號; 處理器; 測試; 視訊; |
語 文 | 中文(Chinese) |
中文摘要 | 本文介紹一以多數位訊號處理(Multi-DSP)為架構之視訊測試系統,數位訊號處理器是採用一般3的32位元浮點位訊號處理器,其在系統中係以同一質可平行處理之陣列來設置。而藉由一即時作業系統,測試系統可載入不同之DSP程式,並對數位訊號處理器陣列進行工作排序,以求達到系統最佳效能。測試系統之主要特色為:可模擬不同架構之視訊系統,及驗證特殊用途之視訊壓縮電路模組。 |
英文摘要 | This paper presents a video signal testbed for image compression. For efficient implementation, the engine of the testbed consist of papallel operating 32-bit floating point DSP, which is organized in a homogeneous array. In order to achieve the maximum performance, a real-time operating system is used to schedule the DSP tasks and the micro-programs are downloaded into the engine of the testbed though a host work-station. Some of the features of the testbed are: real-time simulations of various video compression algorithm, real-time simulation f various specialized image compression circuits. |
本系統中英文摘要資訊取自各篇刊載內容。