您的瀏覽器不支援或未開啟JavaScript功能,將無法正常使用本系統,請開啟瀏覽器JavaScript功能,以利系統順利執行。
返回
/NclService/
快速連結
跳到主要內容
:::
首頁
關於本站
網站導覽
聯絡我們
國家圖書館
English
開啟查詢結果分析
查詢資訊
期刊論文索引(找篇目)
指令檢索
期刊指南(找期刊)
近代 (1853-1979年) 港澳華文期刊索引
漢學中心典藏大陸期刊論文索引
中國文化研究論文目錄
期刊瀏覽
檢索歷程
期刊授權
出版機構
公佈欄
常見問題
軟體工具下載
:::
首頁
>
查詢資訊
>
期刊論文索引查詢
>
詳目列表
查詢結果分析
來源資料
系統晶片
11 2009.12[民98.12]
頁78-84
相關文獻
基極驅動技術之超低電壓鎖相迴路設計
鎖相迴路信號合成器測試要點
A Fully Integrated 3.3V 1-600 MHz CMOS Frequency Synthesizer
新的鎖相迴路設計法利用可變結構系統之振顫抑制技術
應用在無線電收發機鎖相迴路之控制治具製作
衛星電視(DVB-S)接收器網路模組解析
高頻CMOS相位鎖相迴路設計
無線通訊射頻積體電路技術趨勢
以全球定位系統為基礎之同步相量量測單元研製
鎖相迴路(PLL)的原理與應用(3)--PLL系統的應用
頁籤選單縮合
基本資料
引用格式
國圖館藏目錄
全國期刊聯合目錄
勘誤回報
我要授權
匯出書目
題 名
基極驅動技術之超低電壓鎖相迴路設計=Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique
作 者
趙廷昇
;
羅有龍
;
書刊名
系統晶片
卷 期
11 2009.12[民98.12]
頁 次
頁78-84
分類號
448.532
關鍵詞
基極驅動控制
;
壓控震盪器
;
除頻器電路
;
臨界導通電壓
;
鎖相迴路
;
語 文
中文(Chinese)
頁籤選單縮合
推文
引用網址
引用嵌入語法
Line
FB
Google bookmarks
本文的引用網址:
複製引用網址
本文的引用網址:
複製引用網址