查詢結果分析
來源資料
相關文獻
- 可先行忽略無貢獻規則之高速模糊推論處理器設計
- An Efficient Parallel Adder Based Design for One Dimensional Discrete Fourier Transform
- An Efficient Membership Function Representation for High-resolution Fuzzy Systems
- 揭開系統晶片設計面紗
- 多功能順序控制教學系統之研製
- 離散餘弦轉換晶片設計簡介
- IC實體設計自動化所面臨的挑戰
- 設計JPEG2000二維離散信號之小波轉換晶片
- 常見的技術問題解析--從電子代工到晶片設計
- 晶片設計技術的再升級
頁籤選單縮合
題 名 | 可先行忽略無貢獻規則之高速模糊推論處理器設計=A High Speed Fuzzy Inference Processor Ignoring Non-Active Rules |
---|---|
作 者 | 黃世旭; 劉時誌; 賴建元; | 書刊名 | 技術學刊 |
卷 期 | 21:2 民95.06 |
頁 次 | 頁159-167 |
分類號 | 448.947 |
關鍵詞 | 模糊推論處理器; 管線式架構; 硬體架構; 晶片設計; Fuzzy inference processor; Pipelined architecture; Hardware architecture; And chip design; |
語 文 | 中文(Chinese) |
中文摘要 | 在本篇論文中,我們提出一個適合梯形歸屬函數之高速模糊推論處理器。我們所提出的模糊推論處理器,最大的特色是在進行模糊推論前,先行分析輸入變數與模糊規則庫之間的關係,因此能夠及早找出與輸入變數有所交集的歸屬函數,所以可以事先將對於模糊推論結果無貢獻的規則去除掉。由於只有與輸入變數有交集的歸屬函數所組成的模糊規則,才會拿來作模糊推論,因此可以大幅節省推論時間及晶片面積。我們使用CIC 所提供的0.35µm 標準元件庫,來實現此模糊處理器。經由時序分析結果可知其工作頻率達190MHz ,推論速度最快可達23.75 MFLIPS (mega fuzzy logic inferences per second) 。 |
英文摘要 | In most fuzzy systems, the active rules in each fuzzy inference execution are only a small part of the total rules. In this paper, we propose a high speed fuzzy inference processor for this kind of fuzzy systems. Our approach is to identify and ignore the non-active rules in the earliest stage of the pipeline. As a result, only the active rules are retrieved for inference decision. The proposed architecture has been implemented using a 0.35µm cell library. Implementation data show that, if the number of active rules is only 4, the inference speed achieves 23.75 MFLIPS. |
本系統中英文摘要資訊取自各篇刊載內容。