查詢結果分析
來源資料
頁籤選單縮合
題 名 | Simultaneous Wiring and Buffer Block Planning for Interconnect-Driven Floorplanning |
---|---|
作 者 | 顏金泰; 呂昭宏; | 書刊名 | 中華理工學刊 |
卷 期 | 3:6 民94.12 |
頁 次 | 頁26-37 |
分類號 | 448.57 |
關鍵詞 | 緩衝器插入; 時序限制; 最佳線寬設定; 總體繞線; Buffer insertion; Timing constraint; Optimal wire sizing; Global routing; |
語 文 | 英文(English) |