查詢結果分析
來源資料
頁籤選單縮合
題 名 | 高效率可變長度碼編解碼演算法及其VLSI架構設計=An Efficient VLC Coding Algorithm and Its VLSI Architecture |
---|---|
作 者 | 陳培殷; 陳順智; 邵志勇; 陳文鉅; | 書刊名 | 南臺科技大學學報 |
卷 期 | 27 2002.12[民91.12] |
頁 次 | 頁21-37 |
分類號 | 312.1 |
關鍵詞 | 無失真壓縮; 可變長度碼; 類別基底; |
語 文 | 中文(Chinese) |
中文摘要 | 近年來,隨著多媒體相關應用的蓬勃發展,舉凡影像、聲音與視訊等多媒體資訊量也變的愈來愈大。因此,如何將多媒體資料壓縮,以減少傳輸時間與儲存空間,也成為一個相當重要的課題。可變長度碼(variable-length code)編碼技術是一個常用的無失真壓縮(lossless compression)技術,目前已經廣泛應用於視訊多媒體編碼壓縮標準(如JPEG與MPEG)中。本文主要是提出一個高效率的類別基底(class-based) 可變長度碼編解碼演算法及其VLSI硬體架構。在編碼端,我們結合查表法(look-up table,LUT)與一個特殊的硬體運算模組(dedicated hardware module)來產生編碼字組。和傳統以查表法為主的編碼器比較起來,我們的架構可以降低所需的記憶體空間並有效的實現字組編碼。在解碼端,則使用一個特殊的記憶體最佳化方式,來有效地減少記憶體需要量,並順利地在每一個時脈週期解碼出一個符號,以達到高效率解碼之目標。 整個硬體架構以FPGA實現並驗證,本論文採用臺積電(TSMC)0.35-μm標準元件庫來合成該電路,其晶片編碼端與解碼端的面積大小分別為1645.2×1645.2μm2與1646 × 1646 μm 2;其gate count數目則分別為2520和1896,並且可達到50Mega Symbol/Sec 的編解碼速度。 |
英文摘要 | The representation of audio, image and video signals involves a vast amount of data, so signal compression is indispensable in current multimedia world. Recently, variable length coding (VLC) technique has been widely used in multimedia applications for lossless compression. This paper describes an efficient class-based VLC encoding/decoding algorithm and its VLSI architecture. It takes advantage of logic optimization techniques, and achieves high encoding/decoding throughput. The comp utation complexity of the proposed coder is quite low and its memory requirement is small. Hence, it is easily implemented by VLSI and very suitable for real-time compression applications, such as JPEG, H.261 and MPEG. An efficient VLSI architecture for the coder is designed and implemented with FPGA chip. It is also synthesized with the standard-cell from TSMC's 0.35-tan cell library. The chip areas are about 1645.2x1645.2μm2 and1646x1646μm2 for the encoder and decoder respectively. |
本系統中英文摘要資訊取自各篇刊載內容。