頁籤選單縮合
題名 | 虛擬亂數序列產生器 |
---|---|
作者姓名(中文) | 黃景東; | 書刊名 | 景文技術學院學報 |
卷期 | 12(下) 民91.03 |
頁次 | 頁255-263 |
分類號 | 448.5 |
關鍵詞 | 虛擬亂數序列產生器; |
語文 | 中文(Chinese) |
中文摘要 | 一種新式的虛擬亂數序列(Pseudorandom Sequence)產生器,稱為Skip-and-Go虛擬亂數序列產生器。架構上使用一個最大序列線性回授位移暫存器(Maximal sequence Linear Feedback Shift Register,縮寫m-sequence LFSR),搭配k階巢接方式連接的鎖定暫記器(Latch Register,縮寫L-Reg.)及Skip&Latch控制電路組成基本虛擬數序列,再經一Real Adder轉換成虛擬亂數序列輸出。 Skip-and-Go虛擬亂數序列產生器在初始時,將n位元長度的金匙載入m-sequence LFSR及所有的L-Reg.。時序(Clock)上緣觸發時為Go state,m-sequence LFSR執行位移及產生基本虛擬亂數位元。下緣觸發時為Skip state,Skip&Latch控制電路執行m-equence與第一階的L-Reg.狀態值之比較。若不相等,結束所有Skip state。假若相等,Skip m-squence LFSR一個state, 狀態值之比較。若不相等,結束所有Skip state。假若相等,Skip m-sequence LFSR一個state,並將LFSR的新狀態值更新至該階L-Reg.。再依序往下階L-Reg.執行相同動作,直至k階L-Reg。 Skip-and-Go虛擬亂數序列產生器的Skip及Go機制,其線性複雜度會依巢接L-Reg.的階數以指數位成長,且電路設計單純,很容易在FPGA上實現,所以是一具備高線性複雜度、快速及小體積的虛擬亂數產生器。 |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。