查詢結果分析
來源資料
相關文獻
- A Study of Reconfigurable Architecture and Compiler
- 一個WWW-based唯讀記憶體編譯器
- A Portable Parallelizing Compiler with Loop Partitioning
- 藉軟體移植技術來實現CCL Java Chip-I編譯器
- 編譯器技術於高效能運算之應用
- Design and Implementation of a Parallelism Detector for CONVEX SPP-1000 System
- A Porting Mechanism for Implementing CCL Java Chip-I Compiler from GNU C Compiler
- Java系統程式開發環境的移植與研究
- 嵌入式處理器編譯發展環境開發技術之介紹
- GNU C Compiler簡介與實作
頁籤選單縮合
題 名 | A Study of Reconfigurable Architecture and Compiler=可重組計算機結構及編譯器之研究 |
---|---|
作 者 | 郭芳熙; | 書刊名 | 景文技術學院學報 |
卷 期 | 12(上) 民90.09 |
頁 次 | 頁163-173 |
分類號 | 448.5 |
關鍵詞 | 欄可程式閘陣列; 可重組計算架構; 編譯器; FPGA; Reconfigurable computing architecture; Compiler; |
語 文 | 英文(English) |
中文摘要 | 在可重組計算系統中最大的負擔是重組硬體線路所花的時間,此負擔限制了目前可重組計算機系統加速的可能性。在本研究中介紹兩種先進的可重組架構:Garp和PiepeRench。此兩者均採用管線架構及參數式自動編譯器,結果顯示此最新技術的概念是可行的,比起以往的一般用途之系統架構在速度上有明顯的提升。未來最重要的工作為對可重組計算機結構及編譯器做更深入的研究,並對各種領域之應用程式作進一步的測試,相信欄可程式閘陣列(FPGA)就像FPU一樣,有機會成為CPU的一部份。 |
英文摘要 | One of the major overheads in reconfigurable computing is the time it takes to reconfigure the devices in the system. This overhead limits the speedups possible in this exciting new paradigm. In this study, two advance techniques were introduced-the Garp and the PipeRench reconfigurable architecture. Compilation and performance results were provided which confirm the concept viability, and demonstrate significant speed-up over conventional general-purpose architectures. This more important remaining work is the study of reconfigurable computing and its compiler across a broader range of benchmark applications. Will reconfigurable computing (using FPGA) eventually become an integral part of the CPU just like FPU. |
本系統中英文摘要資訊取自各篇刊載內容。