查詢結果分析
來源資料
頁籤選單縮合
題 名 | 高頻CMOS相位鎖相迴路設計=Design on High Frequency CMOS Phase-Lock Loop |
---|---|
作 者 | 林盈熙; | 書刊名 | 電腦與通訊 |
卷 期 | 82 1999.09[民88.09] |
頁 次 | 頁27-34 |
分類號 | 448.57 |
關鍵詞 | 相位鎖相迴路; 迴路濾波器; 相位檢出電路; 頻率除頻器; 電荷汲取電路; 相位雜訊; 壓控振盪器; 鎖定檢測; Phase-lock loop; Loop filter; Phase detector; Frequency divider; Charge pump; Phase noise; Voltage control oscillator; Lock detector; |
語 文 | 中文(Chinese) |
中文摘要 | 在國內發展愈來愈先進的CMOS製程驅策下,以往在CMOS電路中無法製作的高頻相 位鎖相迴路( PLL:Phase-Lock Loop ),現在可以利用 CMOS 製程實現之。以 CMOS 製程 製作電路,除了可以整合數位電路,電路成本也可以大舉降低。高頻相位鎖相迴路的設計, 除了要考慮電路架構,各個子電路對於整個迴路的影響也有所不同,文中除了介紹相關的設 計技術, 也介紹平面電感的設計方法及注意事項, 此外,也針對相位雜訊( Phase-Noise )與迴路參數及各個子電路之間的關係做一分析。 |
本系統中英文摘要資訊取自各篇刊載內容。