查詢結果
檢索結果筆數(5)。 各著作權人授權國家圖書館,敬請洽詢 nclper@ncl.edu.tw
-
-
題 名:
A BIST Architecture for AT-Speed DRAM Testing:動態記憶體之高速自我測試電路架構
- 作 者:
- 書刊名:
- 卷 期:
8:4 2001.11[民90.11]
- 頁 次:
頁387-394
-
題 名:
-
-
題 名:
不受晶片間互連約束的三維晶片時脈同步電路:Die-to-die Wire-independent Clock Synchronization for 3-D IC
- 作 者:
- 書刊名:
- 卷 期:
141 2011.10[民100.10]
- 頁 次:
頁36-43
-
題 名:
-
- 題 名:
- 作 者:
- 書刊名:
- 卷 期:
24:1 2009.03[民98.03]
- 頁 次:
頁69-75
-
-
題 名:
A Sizing Methodology for the Charge Noise Reduction of a Comparator:
- 作 者:
- 書刊名:
- 卷 期:
13:1 民95.02
- 頁 次:
頁1-7
-
題 名:
-
-
題 名:
A Modified Inject-and-Evaluate Paradigm for Diagnosing Gate-Delay Faults:
- 作 者:
- 書刊名:
- 卷 期:
13:2 民95.05
- 頁 次:
頁185-191
-
題 名: