頁籤選單縮合
題 名 | Memory-Efficient and Fast Architectures for Forward and Inverse DCT with Multiplierless Operation |
---|---|
作 者 | Sung, Tze-yun; Shieh, Yaw-shih; Hsin, Hsi-chin; | 書刊名 | Chung Hua Journal of Science and Engineering |
卷 期 | 4:4 民95.12 |
頁 次 | 頁23-28 |
分類號 | 312.1 |
關鍵詞 | DCT; IDCT; Parallel-pipelined; Memory-efficiency; High-performances; |
語 文 | 英文(English) |