頁籤選單縮合
題名 | Design and Implementation of Cost-Efficient AES Cryptographic Engine=具成本效益的AES加密引擎之設計與實現 |
---|---|
作者 | 王信中; 林志修; 吳安宇; | 書刊名 | 國立臺灣大學工程學刊 |
卷期 | 88 2003.06[民92.06] |
頁次 | 頁51-60 |
專輯 | 「電機工程」專輯 |
分類號 | 448.532 |
關鍵詞 | 伽羅瓦場; 進階加密標準; 標準單元庫; Galois field; AES; Cell-based library; |
語文 | 英文(English) |
中文摘要 | 本篇論文描述一個低成本進階加密標準加密引擎的積體電路實現。根據所提出將基底從伽羅瓦場(28)轉換至伽羅瓦場(24)方法,能夠大大的減少取代位元組函數的硬體複雜度。除此之外,利用即時密碼擴充函數來取代隨機存取記憶體為基礎的密碼擴充函數,並且引用了資源分享的架構。此進階加密標準晶片以典型的0.35 CMOS標準單元庫來實現。模擬結果顯示出此進階加密標準晶片操作於70M赫茲的工作頻率,且資料的總輸出率為831Mb/s。進階加密標準的硬體成本為31.1K閘數。 |
英文摘要 | This paper addresses a low-cost VLSI implementation of the Advanced Encryption Standard (AES) cryptographic engine. The proposed basis transformation approach from Galois Field (28) to Galois Field (24) can significantly reduce the hardware complexity of the Substitution Byte function (S-box). Besides, the on-the-fly Key Expansion function is used to replace the RAM-based, and resource-sharing scheme will also be employed. This AES chip is implemented in a typical 0.35mm CMOS cell-library technology. The simulation result shows that the AES chip works at 70MHz clock and the target throughput rate is 831Mb/s. The hardware cost of the AES design is about 31.1K gate count. |
本系統之摘要資訊系依該期刊論文摘要之資訊為主。